

异质结栅介质对双环栅场效应晶体管电热性能影响的研究

Research on the Influence of Heterojunction Gate Dielectric on the Electrothermal Performance of DGAA FET

章徐国 许洁

Xuguo Zhang Jie Xu

上海电力大学 中国·上海 200090

Shanghai University of Electric Power, Shanghai, 200090, China

摘要: 研究了异质结栅介质对双环栅 (DGAA) FET 自热效应及短沟道效应的影响。结果表明, HGD 结构对 DGAA FET 中自热效应的改善具有较大的局限性, 不适用于电热折衷设计。

Abstract: The effects of heterojunction gate dielectric on self heating effect and short channel effect of double ring gate (DGAA) FET are studied. The results show that the HGD structure has great limitations in improving the self heating effect in DGAA FET, and is not suitable for electrothermal compromise design.

关键词: 异质结栅介质; 双环栅; 自热效应; 短沟道效应

Keywords: HGD; DGAA; SHE; SCE

DOI: 10.12346/etr.v4i3.5808


1 引言

Fahad 等人提出了 DGAA FET 来保证器件的栅控能力与驱动能力^[1]。然而, 由于环栅器件的结构特性与 High-k 材料的低热导率导致了 DGAA FET 中严重的自热效应, 这不仅会恶化晶体管速度、饱和电流等电学性能, 也严重地危害了器件的可靠性, 所以不管是出于对器件的性能要求还是可靠性考虑都需要对其自热效应进行评估。目前对 DGAA FET 电热方面的研究较少, 因此有必要对其进行进一步研究。


论文采用 TCAD 软件对 DGAA FET 进行仿真分析, 系统地研究了 HGD 结构对 DGAA FET 电热性能的影响。

2 器件结构

图 1 (a)、(b) 分别显示了 n 型 DGAA FET 的三维和 xz 平面二维模型示意图。其中, 栅氧由 0.5 nm 的 SiO₂ 与 3 nm 的 HGD 结构共同组成, 且 HGD 结构采用 SiO₂ 与 HfO₂ 组合^[2]。相比于 SOI 结构, 块状衬底成本更低且对 SHE 抗扰性更强, 所以选其作为衬底结构。衬底采用 GP (ground plane) 设计并设置局部掺杂浓度为 $5 \times 10^{18} \text{cm}^{-3}$ 来抑制泄漏^[3]。论文所涉及的器件参数与热学参数分别如表 1 所示。



(a) 三维结构



(b) xz 平面结构

图 1 n 型 DGAA FET 结构示意图

【作者简介】章徐国 (1997-), 男, 中国上海人, 在读硕士, 从事硅基半导体器件研究。

表 1 仿真涉及的器件参数及热学参数


符号	仿真参数	数值
L_g	栅极长度	20nm
T_{ox}	栅极氧化物厚度	3.5nm
N_{SD}	源漏掺杂浓度	$1 \times 10^{21} \text{cm}^{-3}$
N_{ch}	沟道掺杂浓度	$1 \times 10^{15} \text{cm}^{-3}$
T_{bulk}	衬底厚度	65nm
T_{ch}	沟道厚度	5nm

3 仿真结果分析


对于环栅纳米线，在热点所在的漏端附近使用导热率较高的 SiO_2 代替 HfO_2 所形成的 HGD 结构能够有效降低 T_{max} ，从而改善 SHE。论文研究了 HGD 结构对 DGAA FET 自热效应的影响。图 2 (a) 为不同沟道长度的 DGAA FET，其 I_{ON} 与亚阈值摆幅 (SS) 随二氧化铪栅氧长度 (L_{HfO_2}) 的变化关系。如图，器件的栅控能力随着 L_{HfO_2} 的增加而增

加， I_{ON} 与 SS 均得到改善，而当 L_{HfO_2} 达到最大值 ($L_{HfO_2}=L_g$) 时， I_{ON} 下降。因为 HfO_2 的热导率低于 SiO_2 ，当 HfO_2 栅氧完全包裹住沟道时会使得器件的自热效应更加严重，从而引起 I_{ON} 退化。由于晶格温度与 I_{ON} 正相关，当沟道长度最短时 ($L_g=18\text{nm}$)， I_{ON} 最大即自热效应最严重；当 I_{ON} 较小时，由温度导致的自热效应减弱，所以 I_{ON} 的下降趋势渐缓，即 I_{ON} 的恶化随 L_g 的增加呈减弱趋势。

图 2 (b) 为不同沟道长度下最大晶格温度 (T_{max}) 与热阻 (R_{th}) 随 L_{HfO_2} 的变化关系。由图可知，温度随着 L_{HfO_2} 的减小呈下降趋势，即采用 HGD 结构确实可以改善自热效应。虽然 SiO_2 的热导率高于 HfO_2 ，但两者差距较小，因此 R_{th} 几乎不变。由于 L_{HfO_2} 的减小会恶化器件的栅控从而恶化 I_{ON} ，所以 T_{max} 随着 L_{HfO_2} 的减小呈下降趋势，即温降的主因是栅控减弱导致的 I_{ON} 恶化。此外，本工作并未考虑异质栅氧材料间的界面热阻，该界面热阻会使热量更易堆积，进



(a)



(b)

图 2 不同沟道长度下， L_{HfO_2} 对 (a) I_{ON} 、SS、(b) T_{max} 与 R_{th} 的影响

一步恶化 SHE。因此，由 SiO₂ 与 HfO₂ 组成的 HGD 结构对 DGAA FET 热学性能的提升完全以栅控及驱动能力为代价，不适用于电热折衷设计。

4 结语

论文通过 TCAD 仿真研究了 HGD 结构对 DGAA FET 整体性能的影响。仿真结果表明，HGD 结构确实能通过降低晶格温度来改善自热效应，但这会恶化器件的栅控能力与电流驱动力，所以该结构不适用于电热折衷设计，需谨慎考虑。

参考文献

- [1] H M Fahad, C E Smith, J P Rojas, et al. Silicon Nanotube Field Effect Transistor with Core-shell Gate Stacks for Enhanced High-performance Operation and Area Scaling Benefits[J]. Nano Lett, 2011,11(10): 4393.
- [2] Y S Song, J H Kim, G Kim, et al. Improvement in Self-Heating Characteristic by Incorporating Hetero-Gate-Dielectric in Gate-All-Around MOSFETs[J]. Ieee Journal of the Electron Devices Society,2021(9):36-41.
- [3] H Mertens. Gate-All-Around MOSFETs based on Vertically Stacked Horizontal Si Nanowires in a Replacement Metal Gate Process on Bulk Si Substrates[J]. Symposium on VLSI Technology Digest of Technical Papers, 2016(2):44-50.